Plated Duerch Lächer PTH Prozesser an der PCB Fabréck --- Elektrolos Chemesch Kupferplackéierung
Bal allPCBs mat duebel Schichten oder Multi-Layer benotzt plated duerch Lächer (PTH) d'Leederen tëscht banneschten Schichten oder eraus Schichten ze verbannen, oder Komponente Lead Dréit ofgepëtzt ze halen.Fir dat z'erreechen, gi gutt verbonne Weeër gebraucht fir Stroum duerch d'Lächer ze fléissen.Wéi och ëmmer, virum Platéierungsprozess, duerch Lächer ass net-leitend wéinst gedréckte Circuitboards aus net-leitend Komposit-Substratmaterial (Epoxy-Glas, phenolesche Pabeier, Polyester-Glas, etc.).Fir conduciveness ze produzéieren obwuel d'Lach Weeër, ongeféier 25 microns (1 mil oder 0,001 Zoll) Kupfer oder méi spezifizéiert vum Circuit Verwaltungsrot Designer néideg electrolytically op de Mauere vun de Lächer ze deposéieren genuch Verbindung ze schafen.
Virun der elektrolytescher Kupferbeschichtung ass den éischte Schrëtt déi chemesch Kupferbeschichtung, och elektrolos Kupferablagerung genannt, fir eng initial konduktiv Schicht op der Mauer vun de Lächer vu gedréckte Verkabelungsplaten ze kréien.Eng autokatalytesch Oxidatiounsreduktiounsreaktioun geschitt op der Uewerfläch vum net-leitende Substrat vun duerch Lächer.Op der Mauer gëtt chemesch eng ganz dënn Kupferschicht vun ongeféier 1-3 Mikrometer déck oflagert.Säin Zweck ass d'Lachoberfläche konduktiv genuch ze maachen fir weider Opbau ze erlaben mat Kupfer elektrolytesch deposéiert op d'Dicke spezifizéiert vum Drotbrettdesigner.Nieft Koffer kënne mir Palladium, Grafit, Polymer, asw als Dirigenten benotzen.Awer Kupfer ass déi bescht Optioun fir den elektroneschen Entwéckler op normalen Occasiounen.
Wéi den IPC-2221A Dësch 4.2 seet datt d'Mindest Kupferdicke, déi duerch elektrolos Kupferplackmethod op de Maueren vum PTH fir duerchschnëttlech Kupferablagerung applizéiert gëtt, ass 0,79 mil fir Klass Ⅰ a Klass Ⅱ an 0,98 mil firklassⅢ.
Déi chemesch Kupferablagerungslinn ass komplett computerkontrolléiert an d'Panele ginn duerch eng Serie vu chemeschen a Spülenbäder vum Overhead Kran gedroen.Fir d'éischt ginn d'PCB Paneele virbehandelt, all Reschter aus der Buerung ewechzehuelen an eng exzellent Rauhheet an Elektropositivitéit fir d'chemesch Oflagerung vu Kupfer ze bidden.De vitale Schrëtt ass de Permanganat-Desmearprozess vun de Lächer.Wärend dem Behandlungsprozess gëtt eng dënn Schicht vun Epoxyharz aus dem Rand vun der banneschten Schicht an de Maueren vun de Lächer geätzt, fir d'Adhäsioun ze garantéieren.Da ginn all Lachmaueren an aktive Bäder ënnerdaucht fir mat Mikropartikele vu Palladium an aktive Bäder gesaat ze ginn.D'Bad gëtt ënner normaler Loftbeweegung erhale gelooss an d'Panele réckelen stänneg duerch d'Bad fir potenziell Loftblasen ze entfernen, déi an de Lächer geformt kënne sinn.Eng dënn Schicht vum Kupfer ass op d'ganz Uewerfläch vum Panel deposéiert an d'Lächer no der Palladiumbuedem gebohrt.Electroless Plating mat der Verwäertung vu Palladium suergt fir déi stäerkst Adhäsioun vun der Kupferbeschichtung op de Glasfaser.Um Enn gëtt eng Inspektioun duerchgefouert fir d'Porositéit an d'Dicke vum Kupfermantel ze kontrolléieren.
All Schrëtt ass kritesch fir de Gesamtprozess.All Mësshandlung an der Prozedur kann d'ganz Partie vu PCB Boards verursaachen.An déi lescht Qualitéit vum PCB läit wesentlech an deene Schrëtt hei erwähnt.
Elo, mat konduktiv Lächer, elektresch Verbindung tëscht banneschten Schichten an eraus Schichten fir Circuit Conseils etabléiert.De nächste Schrëtt ass d'Kupfer an deene Lächer ze wuessen an uewen an ënnen Schichten vun den Drotplacke op déi spezifesch Dicke - Kupfer Elektroplatéieren.
Voll automatiséiert chemesch elektrolos Kupferplacklinnen a PCB ShinTech mat Schneidkante PTH Technologie.
Post Zäit: Jul-18-2022
